

מעגלים משולבים ומבוא ל-VLSI

361-1-3701

עבודה להגשה 1

תאריך הגשה:

G-16-stu32

Yaron Hadad – 316411057

Nitzan Oppenheim – 208524355

חלק א' – הכרת ההתקנים

שאלה מס' 1 – IV Curves

בסעיפים של שאלה זו רחב ההתקנים הוא לפי מספר הקבוצה שלנו ואורכם הוא מינימלי

$$W[\text{nm}] = 420 + (G \cdot 10) = 420 + (32 \cdot 10) = 740\text{nm}$$

אנחנו קבוצה 16 אך עשינו את החישובים לפי stu32 כלומר עם המספר 32 ולא 16


1.1 יצירת גרפים זרם/מתח של טרנזיסטורים שונים

התבקשנו ליצור גרפים לכול סוגי הטרנזיסטורים האלו, pmos_33, nmos_33,

pmos_18, nmos_18, nmos_native

חיבור מקורות מתח נפרדים להדקי G,D של הטרנזיסטורים

ואת S,B של ה-NMOS חיברנו ל-GND ושל ה-PMOS חיברנו ל-VDD.



NMOS_NATIVE

NMOS_33


NMOS_18

1.2 סימולציית DC Sweep על VDS טווח $V_{DD}=0$ כאשר $V_{DD}=|V_{GS}|$

והצגת זרם ה-IDS.

נבצע את הסימולציות עבור ה-NMOS-ים וה-PMOS-ים בנפרד ונחבר את הגרפים של כול סימולציה על ידי APPEND.

NMOS-ים ($NMOS_NATIVE = M4$, $NMOS_33 = M3$, $NMOS_18 = M0$)



ניתן לראות כי התוצאות טובות ואכן תואמות למה שציפינו כלומר לאזורי הפעולה של הטרנזיסטור ליניארי ורוויה (קטעון לא רלוונטי מאחר ו $V_{GS} > 0$).


NMOS_18 – זרם ליניארי עד ל- $V_{GT}=V_{DS}=430\text{mV}$ ומשם ממשיך לרוויה (ערך כמעט קבוע עם עליה מינורית לפי הגרף)

NMOS_33 – זרם ליניארי עד ל- $V_{GT}=V_{DS}=658\text{mV}$ ומשם רוויה

NMOS_NATIVE – זרם ליניארי עד ל- $V_{GT}=V_{DS}=600\text{mV}$ ומשם רוויה

****הצגנו גרף נפרד ל-nmos_native כהוראת המדריכה בתרגול****


PMOS-ים (PMOS_33 = M2 , PMOS_18 = M1)




ניתן לראות כי הגרפים תואמים את ציפיותינו
 הזרם במינוס מאחר ואנו בודקים אותו על הדק D.
 את החלוקה לתחומים נצטרך לבצע על ידי חישוב מתמטי של $|V_T - V_{GS}|$ כלומר עבור
 PMOS_18 – תחום הרוויה הוא עד $V_{SD} = V_{GT} = 1.323V$ ומשם עד לערך $1.8V$ התחום
 הליניארי.
 PMOS_33 – תחום הרוויה הוא עד $V_{SD} = V_{GT} = 2.676V$ ומשם עד לערך $3.3V$ התחום
 הליניארי.

1.3 סימולציית DC Sweep על VGS טווח $V_{DD} - 0$ כאשר $V_{DD} = |V_{DS}|$ והצגת זרם ה-ID.


NMOS-ים (NMOS_NATIVE = M4 , NMOS_33 = M3 , NMOS_18 = M0)





התוצאות אכן טובות ותואמות לציפיותינו כלומר אנו רואים כי עד למתחי הסף V_T הטרנזיסטור בקטעון ומשם עליה אקספוננציאלית כתלות ב V_{GS} .
 ניתן לראות כי לטרנזיסטור NMOS_NATIVE הזרם מתחיל לעלות ישירות זאת מאחר ויש לו V_T שלילי


PMOS-ים (PMOS_33 = M2 , PMOS_18 = M1)



כמו ה-NMOS-ים רק הפוך לגבי הזרם ומאחר ואנחנו שוב מודדים את הזרם תחת הדק D נחשב את התחילת העליה האקספוננציאלית עבור הערך $|V_T| - V_{SG}$.

1.4 חישוב מתח הסף VT של כול טרנזיסטור

את מתחי הסף של הטרנזיסטורים השתמשנו בערך זרם בו למדנו בקורס פמל"מ אשר זהו ערך של הזרם זליגה במתח VT הנקבע מראש כתלות בגדלים הפיזיקליים של הטרנזיסטור. לפי הנוסחה $|I_{DS}| = 100nW/L$.
 לכן נחשב ערך זה ונבדוק בגרף של 1.3 עם ערך קבוע ונמוך של VDS כדי שאכן נוכל להשתמש בנוסחה של זרמי הזליגה.
 לכן עבור טרנזיסטורי 1.8 $I_{DS} = 411nA$ ועבור טרנזיסטורי 3.3 $I_{DS} = 246nA$.
 נצרך צילום גרפים מסויימים של NMOS_18, PMOS_33 להמחשה



ריכוז התוצאות הכלליות בטבלה:

טרנזיסטור	VT
NMOS_18	456.388mV
NMOS_33	660.277mV
NMOS_NATIVE	-7.34293mV
PMOS_18	-452.675mV
PMOS_33	-601.445mV

שאלה מס' 2 - מדידת זרמי זליגה העיקריים של הטרנזיסטורים


בשאלה זו נבצע מדידה של זרמי הזליגה בטרנזיסטורים ע"י הרצת סימולציית DC OPERATION POINT, ונחשב את היחס I_{on}/I_{off} של הטרנזיסטורים ונמצא את ה Subthreshold Slope עבור כול אחד מהתקנים.

2.1 – הרצת סימולציית DC Operation Point

נריץ את הסימולציה כפי שביקשו עם $V_{DS}=V_{DD}$ ו V_{GS} מתאים תלוי טרנזיסטור.

לכול הטרנזיסטורים נדרוש $V_{GS}=0$ פרט לטרנזיסטור NMOS_NATIVE עבורו נדרוש $V_{GS} < -10m < V_{th}$ מאחר ומוגדר לו זרם ייחודי של טרנזיסטורי החלשת הולכה IDSS. אשר זהו הזרם הזורם כאשר $V_{GS}=0$.

תוצאות הרצת הסימולציה:




הסבר בחירת $V_{GS}=0$ תוצאות וסדרי גודל:

בחירת המתח נבחר מתוך כך שזרמי זליגה קורים כאשר הטרנזיסטור בקטעון לפי ההגדרה של $V_{GS} < V_{th}$ ולכן בחרנו 0 מאותה סיבה גם בחירה של המתח של ה-NMOS_NATIVE. ניתן להבחין את תוצאות זרמי הזליגה תחת השם ID בתמונה המצורפת, סדרי הגודל של זרמי הזליגה מאוד נמוכים בסביבות הפיקו-אמפר עד עשרה פיקו-אמפר.

2.2 מציאת היחס I_{on}/I_{off} של הטרנזיסטורים

בהתחשב בתוצאות שקיבלנו בסעיף א, נחשב את זרמי I_{on} של הטרנזיסטורים מייד לאחר פתיחת התעלה כלומר כאשר הם נמצאים ממש על מתח הסף $V_{GS}=V_{th}$ עבור ה-NMOS-ים ועבור ה-PMOS-ים $V_{GS}=V_{DD}-|V_{th}|$.
תוצאות:



נסדר את התוצאות של כול הזרמים בטבלה ונחשב את היחס I_{on}/I_{off} .

טרנזיסטור	$I_{on}[A]$	$I_{off}[A]$	I_{on}/I_{off}
NMOS_18	1276.68n	8.19557p	155.776k
NMOS_33	828.176n	0.0448p	1848.61k
NMOS_NATIVE	664.504n	624.468n	1.064
PMOS_18	679.52n	5.4751p	124.113k
PMOS_33	366.372n	1.32624p	256.674k

2.3 מציאת Subthreshold Slope עבור כול אחד מההתקנים

חישוב ה-Subthreshold Slope מתבצע ע"י הנוסחה הבאה: $S = \frac{V_{th}}{\log(I_{on}/I_{off})}$

תוצאות החישוב:


טרנזיסטור	Subthreshold Slope
NMOS_18	82.867m
NMOS_33	125.057m
NMOS_NATIVE	-223.07m
PMOS_18	-93.694m
PMOS_33	-115.5m

2.4 הרצת סימולציית DC Sweep הסתכלות על תופעת DIBL

תופעת DIBL מאפיינת את המצב בו אורך התעלה של הטרנזיסטור משתנה בהתאם למתח VDS מאחר ויש מתח בשפך אז שכבת המחסור גדלה ובכך מקטינה את אורך התעלה. ובנוסף מתח הסף קטן עקב הפרשי המתחים בין השפך למקור (VDS) ובכך זרמי הזליגה יגדלו.

להלן גרפים המאפשרים לנו להבחין בתופעה זו על ידי הרצה של VDS מ-0 עד ל-VDD עם $V_{GS}=0$.

(NMOS_33 = M3 , NMOS_18 = M0 , PMOS_33 = M2 , PMOS_18 = M1)
(NMOS_NATIVE = M4




חלק ב' – בניית מהפך

שאלה 1 – תכנון סכמתי של מהפך ובדיקתו


1.1 תכנון הסכמה וביצוע סימולציות לקבלת מהפך אופטימלי כך ש: $V_m = V_{DD}/2$

כידוע לנו מקורסים קודמים מהפך בנוי משני טרנזיסטורים NMOS and PMOS. בשאלה זו נדרשנו למצוא את בטא, בטא מבטאת את היחס בין הגדלים של הטרנזיסטורים. מאחר ואצלנו גודל התעלה הוא שווה אז בעצם עלינו לחשב את יחס רוחבי הטרנזיסטורים. בנוסחה $\beta = \frac{w_p}{w_n}$

תמונה של סכמת המהפך:



תוצאת הרצת הסימולציה למציאת בטא:





הרצנו סימולציה של מתח כתלות בבטא ומצאנו ע"י מרקר את הנקודה בה $V_m = V_{DD}/2$ כלומר $V_{out} = 0.9V$.

ניתן לראות בגרף כי יצא לנו $\beta = 3.39421$ אכן תוצאה מדוייקת התואמת לתאוריה.

1.2 סימולציה של V_{in}/V_{out} בתדר 1MHz עם קיבול מוצא 100fF

בסימולציה זו נשים מתח פולסי בכניסה בין המתחים 0 ל-VDD עם זמן מחזור בהתאם לתדר הנדרש בשאלה, כלומר זמן מחזור של $T=1\mu s$.

צילום של סכמת הסימולציה ותוצאותיה:



ניתן לראות כי זה תואם לגרף שציפינו לראות עבור מהפך, כלומר שמתח המוצא הופכי למתח הכניסה.

1.3 מדידות זמנים tpd/tphl/tplh של המהפך

אנו מדדנו את הזמנים ע"י שימוש במחשבון, מדידת הזמנים התבצעה בכך שהגדרנו את את השינוי בעלייה/ירידה לפי $V_m = V_{DD}/2 = 0.9V$ כמו שהוגדר בסעיף 1 של שאלה זו. הגדרנו כך את הזמנים:

$$TPHL = (\text{cross}(VT("/VOUT") 0.9 1 \text{"falling"} \text{nil nil nil}) - \text{cross}(VT("/VIN") 0.9 1 \text{"rising"} \text{nil nil nil}))$$

$$TPLH = (\text{cross}(VT("/VOUT") 0.9 1 \text{"rising"} \text{nil nil nil}) - \text{cross}(VT("/VIN") 0.9 1 \text{"falling"} \text{nil nil nil}))$$

$$TPD = (TPHL + TPLH)/2$$

תוצאות הבדיקה: (netout=VOUT, netin=VIN)

Name	Type	Details	Value
	signal	/netin	
	signal	/netout	
tpd	expr	((tphl + tplh) / 2)	1.295n
tplh	expr	(cross(VT("/netout") 0.9 1 "rising" nil nil nil) - cross(VT("/netin") 0.9 1 "falling" nil nil nil))	1.289n
tpll	expr	(cross(VT("/netout") 0.9 1 "falling" nil nil nil) - cross(VT("/netin") 0.9 1 "rising" nil nil nil))	1.302n

1.4 שינוי קבל המוצא עד לעליה של 10% ב-tpd

תחילה נחשב כמה יהיה הזמן שהייה החדש כלומר נוסף 10% לתוצאה שלנו מסעיף קודם. $Tpd_{10} = 1.295n * 1.1 = 1.4245ns$. לאחר שאנו יודעים מה הערך של זמן השהייה החדש נוכל לבצע סימולציה עם ערכי קבל משתנים בערכים הרלוונטיים ונבחן איזה ערך של הקבל מביא לנו את התוצאה הרצויה.

תוצאות הקבלים:

Point	Test	Output	Nominal	Spec	Weight	Pass/Fail
Filter	Filter	Filter	Filter	Filter	Filter	Filter
Parameters: Cout=116.9f						
10	HW1_VLSI_TB_in...	tpd	1.42n			
10	HW1_VLSI_TB_in...	/netout				
10	HW1_VLSI_TB_in...	/netin				
Parameters: Cout=117f						
11	HW1_VLSI_TB_in...	tpd	1.421n			
11	HW1_VLSI_TB_in...	/netout				
11	HW1_VLSI_TB_in...	/netin				
Parameters: Cout=117.1f						
12	HW1_VLSI_TB_in...	tpd	1.422n			
12	HW1_VLSI_TB_in...	/netout				
12	HW1_VLSI_TB_in...	/netin				
Parameters: Cout=117.2f						
13	HW1_VLSI_TB_in...	tpd	1.422n			
13	HW1_VLSI_TB_in...	/netout				
13	HW1_VLSI_TB_in...	/netin				
Parameters: Cout=117.3f						
14	HW1_VLSI_TB_in...	tpd	1.423n			
14	HW1_VLSI_TB_in...	/netout				
14	HW1_VLSI_TB_in...	/netin				
Parameters: Cout=117.4f						
15	HW1_VLSI_TB_in...	tpd	1.424n			
15	HW1_VLSI_TB_in...	/netout				
15	HW1_VLSI_TB_in...	/netin				
Parameters: Cout=117.5f						
16	HW1_VLSI_TB_in...	tpd	1.424n			
16	HW1_VLSI_TB_in...	/netout				
16	HW1_VLSI_TB_in...	/netin				
Parameters: Cout=117.6f						
17	HW1_VLSI_TB_in...	tpd	1.425n			
17	HW1_VLSI_TB_in...	/netout				
17	HW1_VLSI_TB_in...	/netin				
Parameters: Cout=117.7f						
18	HW1_VLSI_TB_in...	tpd	1.426n			
18	HW1_VLSI_TB_in...	/netout				
18	HW1_VLSI_TB_in...	/netin				
Parameters: Cout=117.8f						
19	HW1_VLSI_TB_in...	tpd	1.427n			
19	HW1_VLSI_TB_in...	/netout				
19	HW1_VLSI_TB_in...	/netin				

Parameters: Cout=117.5f						
16	HW1_VLSI_TB_in...	tpd	1.424n			
16	HW1_VLSI_TB_in...	/netout				
16	HW1_VLSI_TB_in...	/netin				
Parameters: Cout=117.6f						
17	HW1_VLSI_TB_in...	tpd	1.4244098n			
17	HW1_VLSI_TB_in...	/netout				
17	HW1_VLSI_TB_in...	/netin				

Test: HW1_VLSI_TB_inverter_1
Output: tpd
Value: 1.42441n

הרצנו סימולציה
בין הערכים 116f-118f
בקפיצות של 0.1f
ובכך הגענו למצב בו
נוכל לבחון איזה ערך
הכי מדויק של הקבל
ייתן לנו את התוצאה.

לבסוף קיבלנו כי ערך זה

הוא: Cout = 117.5fF

1.5 שינוי רוחב התעלה בהתאם למספר הקבוצה תוך כדי שמירה על בטא

ובחינת שינוי ההשהיה מהסעיף הקודם

תחילה שינינו את רוחב התעלה שיהיה תואם למספר הקבוצה שלנו 32 לכן $W=0.74n$ כלומר סך הכול הגדלנו את רוחב הטרנזיסטור, כלומר נצפה פיזיקלית שיותר זרם יעבור בו ובכך תהיה ירידה של ההשהיה.

תוצאות הסימולציה:

HW1_VLSI_TB_in...	/netin				
HW1_VLSI_TB_in...	/netout				
HW1_VLSI_TB_in...	tpd	1.011n			
HW1_VLSI_TB_in...	tplh	961.1p			
HW1_VLSI_TB_in...	tphl	1.061n			

ניתן לראות כי אכן זמן ההשהיה ירד בכמעט 400ps נסביר זאת בכך שמאחר ושמרנו על קיבול מוצא וVDD קבועים כידוע שגם הם עלולים להשפיע על זמן ההשהיה, ולכן מאחר שהגדלנו את W ירד זמן ההשהיה וזכות כך ששמרנו על הבטא ביחס של בטרנזיסטורים כלומר אנו בנקודה האופטימלית. קיבלנו כי הגדלת W גרמה להגדלת קיבול המוצא בעקיפין וכך זמן ההשהיה ירד.

שאלה 2 – תכנון LAYOUT של התא ובדיקתו

2.1 תכנון התאים כפי שמתואר בדגשים

DRC – עמידה בתנאים אלו מחייבת מאחר וזהו סט חוקים אשר מונעים תקלות.

LVS – עמידה בתנאים אלו מראה לנו על הממשק של סכמת הרכיב אל מול

תכנון ה- LAYOUT שלו.


קווי אספקה ברוחב של 9% מגובה ה PR-Boundary כדי שיהיו גדולים להעברת הזרם כמו

שצריך, גובה התא שיהיה ל 9um בדיוק כדי שקווי האספקה יהיו באותו גובה ולא נצטרך

לשנות אותם בכול תא מה שיקשה על החיווט של כלל ה wafer.


2.2 יצירת סימבול עבור המהפך

כמובן שרטטנו את הסימבול שיהיה כמו שמקובל לסמן מהפך כמולר משולש עם עיגול בקצה




2.3 שרטוט ה- LAYOUT עבור המהפך

שרטוט ה- LAYOUT:




2.4 הרצת סימולציית DRC תקינה למעט הבעיות DENSITY/COVERAGE

הרצה זו בודקת את מרחקי הבטיחות של כול החלקים ב-LAYOUT



2.5 הרצת סימולציית LVS תקינה

הרצה זו בודקת את התיאום בין הסכימה של הרכיב לבין מימוש ה-LAYOUT




2.6 הרצת סימולציית PEX תקינה

הרצה זו בודקת את כול הפרזיטיקות שיש ברכיב ויוצרת קובץ שבו הן מפורטות

calibre_1		54k
layout		57k
maestro		463
schematic		33k
symbol		24k

אופן הקובץ נוצר בצורת חיבור ע"י לייבלים כלומר תוויות לחיבורים וכול הפרזיטיקות בתור



2.7 ביצוע הסימולציות מסעיף קודם אך עם תוספת הפרזיטיקות והשוואה בניהם

תוצאות ללא הפרזיטיקות:

HW1_VLSI_TB_in...	/netin			
HW1_VLSI_TB_in...	/netout			
HW1_VLSI_TB_in...	tpd	1.295n		
HW1_VLSI_TB_in...	tplh	1.289n		
HW1_VLSI_TB_in...	tphl	1.302n		

תוצאות עם הפרזיטיקות:

HW1_VLSI_TB_in...	/netin			
HW1_VLSI_TB_in...	/netout			
HW1_VLSI_TB_in...	tpd	1.303n		
HW1_VLSI_TB_in...	tplh	1.292n		
HW1_VLSI_TB_in...	tphl	1.314n		

****הערה הזמנים TPLH/TPHL צריכים להיות הפוכים, איפה שרשום TPLH צריך להיות

TPLH ולהפך****

ניתן לראות כפי שציפינו שאכן עם התוספת של הפרזיטיקות נקבל זמן שהייה יותר גדול בנוסף ניתן לראות כי השינוי גדול יותר כשאנו מסתכלים על TPLH (בצילום זה TPLH) זאת מאחר וה PMOS יותר גדול ולכן משפיע יותר.

2.8 שינוי הקבל עד לקבלת שינוי משמעותי (10%) של שמן ההשהיה

נבצע זאת כמו שעשינו בסעיף 1.4 של חלק זה כלומר קודם נחשב את השינוי של זמן ההשהיה ולאחר מכן נמצא את ערך הקבל הנותן לנו את אותו זמן ההשהיה שקיבלנו

זמן ההשהיה חדש: $TPD = 1.303 \cdot 1.1ns = 1.433ns$

Parameters: Cout=117.5f					
6	HW1_VLSI_TB_in...	tpd	1.433n		
6	HW1_VLSI_TB_in...	/netout		Test: HW1_VLSI_TB_inverter_1 Output: tpd 1.433183n Value: 1.433183n	
6	HW1_VLSI_TB_in...	/netin			
Parameters: Cout=117.6f					
7	HW1_VLSI_TB_in...	tpd	1.434n		
7	HW1_VLSI_TB_in...	/netout			
7	HW1_VLSI_TB in...	/netin			

קיבלנו כי הקבל אשר מקנה לנו שינוי של 10% בזן ההשהיה הוא: $Cout = 117.5fF$

2.9 השוואה בין הקבלים של הסכמתי/PEX

יצא לנו את אותו הערך בשני הקבלים אך כמובן שהקבל של הPEX יותר גדול מאחר ומתווספים אליו כול הקיבולים הפרזיטים אך מאחר והם בכמה סדרי גודל קטנים מהקיבול הכולל, אז השפעתם די שניחה מכדי שנראה זאת בתוכנה. אך בשורה התחתונה אנו נקבל קיבול גדול יותר גם אם במקצת עבור התא עם תופסת הפרזיטיקה (תא הPEX).


חלק ג' – בניית Buffer

שאלה 1 – תכנון סכמתי של התא ובדיקתו


1.1 תכנון 2 סכמות אחת ע"י המהפך משאלה 2 ואחת ע"י סכמה חדשה

באפר זה בעצם שני מהפכים משורשרים לכן לבאפר 2 הנבנה ע"י המהפכים משאלה 2 ניקח שני מהפכים ונשרשר, ובאפר 3 הוא זה שנבנה מחדש.

BUFFER2




BUFFER3



1.2 סימבולים של כול אחד מה-BUFFERS

יצירת הסימבולים משמשת אותנו לאפשרות של שילוב הרכיב במקומות אחרים ובאסטטיות ההרכבה, סימבול של BUFFER הוא בצורת משולש. יצרנו משולשים בגדלים שונים ונתנו להם תווית שונה




(נראה כאילו זה מחובר אבל אלו שתי תמונות שונות שסידרתי יחד)

1.3 סימולציה של V_{in}/V_{out} בתדר 1MHz עם קיבול מוצא 100fF


בסימולציה זו נשים מתח פולסי בכניסה בין המתחים 0 ל-VDD עם זמן מחזור בהתאם לתדר הנדרש בשאלה, כלומר זמן מחזור של $T=1\mu s$.

צילום של סכמת הסימולציה ותוצאותיה:



(נראה כאילו זה מחובר אבל אלו שתי תמונות שונות שסידרתי יחד)

הרצנו את הסימולציה בזמן של 5us כדי שנראה 5 מחזורים מלאים וכול מחזור הוא $T=1\mu s$ הוספתי לצילום את הלשונית של הקובץ כדי שיהווה לכותרת של הגרף ונוכל להבדיל בין אם זה של BUFFER2/BUFFER3.



אכן קיבלנו כי התוצאות תואמות לתיאוריה והמוצא מתנהג כמו הכניסה.

1.4 הערכת TPD לא ע"י סימולציה

הגדרת הTPD הוא הזמן הארוך ביותר בין התייצבות הכניסה על ערך חדש עד להתייצבות המוצא על הערך הרצוי.

ע"י תכונת האדיטיביות נוכל לחבר את הTPD של כול מהפך יחדיו ובכך נקבל את הTPD של הBUFFER.

לפי התוצאות שיצאו לנו בשאלה 2 נוכל לשער כי הTPD שייצא לנו פה הוא כפול מאחר שם, כלומר $T_{pd} = 1.295 \times 2ns = 2.59ns$.

1.5 חישוב הTPD של התאים ע"י מחשבון

נרצה למדוד את הזמן הארוך ביותר מהתייצבות מתח הכניסה להתייצבות מתח המוצא. לפי ההגדרה שלמדנו בספרתיים, 90 אחוז עבור התייצבות למתח גבוה ו10 אחוז למתח נמוך. לכן נחשב את ההפרש למתי שמתח המוצא התייצב ל90 אחוז ממתי מתח הכניסה התייצב ל90 אחוז, ובדומה עבור ההתייצבות על המתח הנמוך 10 אחוז.

תוצאות וסימונים של המחשבון:

Test	Output	Nominal	Spec	Weight	Pass/Fail
Filter	Filter	Filter	Filter	Filter	Filter
HW1_VLSI_TB_buffer2_1	/Vout				
HW1_VLSI_TB_buffer2_1	/Vin				
HW1_VLSI_TB_buffer2_1	tplh	762.9p			
HW1_VLSI_TB_buffer2_1	tphl	686.7p			
HW1_VLSI_TB_buffer2_1	tpd	724.8p			

Test	Output	Nominal	Spec	Weight	Pass/Fail
Filter	Filter	Filter	Filter	Filter	Filter
HW1_VLSI_TB_buffer3_1	/Vout				
HW1_VLSI_TB_buffer3_1	/Vin				
HW1_VLSI_TB_buffer3_1	tphl	752p			
HW1_VLSI_TB_buffer3_1	tplh	679.3p			
HW1_VLSI_TB_buffer3_1	tpd	715.6p			

אמנם יצא שונה אך כנראה ההבדל בין השיערוך לבין הבדיקות נובעות מכך שבשאלה 2 ביצענו כמה וכמה טסטים עד שהבנו איך בדיוק התוכנה עובדת, ובשיערוך הסתכנו על התוצאות משם.


שאלה 2 – תכנון LAYOUT של התא ובדיקתו

2.1 שרטוט LAYOUT עבור כול תא


נצטרך כאן את התמונות של הLAYOUT של שני הBUFFERS

Buffer2 אשר נובע מתוך המהפכים של שאלה 2

ניתן לראות כי אכן 2 המהפכים
הגיעו ישירות מתוך מימוש
הLAYOUT שעשינו בשאלה 2
כך שכול מה שהיה עלינו לעשות
זה חיבורים ביניהם ובין
המקורות ובין לכניסה והיציאה.




Buffer3 אשר בנינו לשאלה זו




2.2 הרצת DRC ללא בעיות פרט density/coverage

ניתן לראות לפי הלשונית למעלה לאיזה BUFFER בוצעה הבדיקה




2.3 הרצת LVS



2.4 הרצת PEX ויצירת קובץ config

calibreBUFFER2		93k	calibreBUFFER3		73k
layout		51k	layout		56k
schematic		31k	schematic		32k
symbol		24k	symbol		24k




2.5 סימולציות על התאים עם תוספת הפרזיטיקות והשוואה לבלעדיהן

בסעיף זה נריץ את הבדיקות של הגרפים V_{in}/V_{out} ובנוסף את בדיקת ה t_{pd} .

תוצאות עם הפרזיטיקות:


BUFFER2

Test	Output	Nominal	Spec	Weight	Pass/Fail
Filter	Filter	Filter	Filter	Filter	Filter
HW1_VLSI_TB_b...	/Vout				
HW1_VLSI_TB_b...	/Vin				
HW1_VLSI_TB_b...	tphi	794.4p			
HW1_VLSI_TB_b...	tplh	698p			
HW1_VLSI_TB_b...	tpd	746.2p			



BUFFER3

Test	Output	Nominal	Spec	Weight	Pass/Fail
Filter	Filter	Filter	Filter	Filter	Filter
HW1_VLSI_TB_b...	/Vout				
HW1_VLSI_TB_b...	/Vin				
HW1_VLSI_TB_b...	tplh	773.3p			
HW1_VLSI_TB_b...	tphi	698.1p			
HW1_VLSI_TB_b...	tpd	735.7p			



טבלת השוואה בין התוצאות עם ובלי הפרזיטיקות:

	Tpd	Tpd with parasitics
Buffer2	724.8ps	746.2ps
Buffer3	715.6ps	735.7ps

ניתן לראות כי אכן כפי שציפינו ישנה עליה בהשהיה בגלל כול הפרזיטיקות, ובנוסף ניתן לראות כי לפי השיטה בה השתמשנו לייצור את Buffern גם משפיעה על גודל העליה בזמן השהיה בעקבות הפרזיטיקות.

2.6 המינוחים המדויקים לשיטות מימוש הLAYOUT השונות

את Buffer3 מימשנו על ידי טרנזיסטורים בלבד שיטה זו נקראת Full Custom Design את Buffer2 מימשנו על ידי מהפכים משאלה 2 שיטה זו נקראת Standard Digital Cell בFull Custom Design (FCD) אנו מתחילים לעבוד מאפס ויוצרים את כול מה שצריך כדי לבנות את הרכיב. שיטת עבודה זו מקנה לנו שליטה מוחלטת על ביצועי הרכיב, טובה עבור רכיבים פשוטים שנצטרך להשתמש בהם הרבה.

בStandard Digital Cell (SDC) אנו מסתמכים על רכיבים שנבנו בעבר ומשתמשים בהם כבלוקים בתוך המבנה שלנו, כך שאין לנו ממש שליטה עמוקה, מה שמגביל אותנו מבחינת ורסטיליות הרכיב ואפשרויות לבצע שינויים במידת הצורך.

2.7 הסבר על ה Trade-Offs בין השיטות השונות

- נציג כמה סיבות ל Trade-Off בין השיטות
1. צריכת מקום על הwafer – בשיטה FCD הצריכת מקום קטנה כי אנו שולטים על ה PR BOUNDERYS, ובשיטה SDC אנו מקבלים טווח בו אסור להתקרב לרכיב מסויים (יותר גדול ממה שצריך תחת תנאי הDRC) וילכן יש בזבז של מקום.
- פרזיטיקות – כמו שראינו בסעיף 2.5 בשיטת FDC יש לפרזיטיקות השפעה קטנה יותר על הזמן השהיה, לעומת שיטת SDC שבה ההשפעה גדולה יותר.
- שיתוף דיפוזיות – בשיטת FDC יש את האפשרות מאחר ואנו שולטים בכול פרט בLAYOUT, ובשיטת SDC אין בכלל את האפשרות.
- תכנון – בשיטת FDC אנו צריכים לבנות הכול מההתחלה מה שמבזבז ברבה זמן בשיטת SDC אנחנו פשוט לוקחים רכיבים שאנחנו צריכים כבלוקים ולא צריכים לייצור אותם מחדש.